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vABSTRACT
This project proposes a software and hardware architecture for computing
image gradients in order to reduce the input image size. The only way to transfer
data in real time using lower speed wireless communication systems is to reduce the
frame size; if a 24bit image is binarized the size will be reduced 24 times. In this
project the Canny algorithm is analyzed and written in Matlab and C programming
language for NiosII CPU. Then it is implemented in a Field Programmable Gate Array
(FPGA) hardware and the timing result for every step is measured. Based on these
timing results, a final co-design is proposed. The output image after processing is a
binary image that is at least 24 times smaller than the original image. For a sample
98×183, 24bit image and a working frequency equal to 50MHz, total logic elements
for final co-design increased about 4 times of software design, but execution time in
co-design architecture is 19 times faster than software. The hardware implementation
in this paper is done on Altera CycloneII FPGA board.
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ABSTRAK
Projek ini mereka bentuk perisian dan perkakasan bagi pengiraan kecerunan
imej untuk tujuan pengurangan saiz imej. Penghantaran data imej secara “real
time” melalui komunikasi wayarles hanya dapat dilaksanakan sekiranya saiz frame
imej dikurangkan. Contohnya, saiz imej 24 bit yang dibinarikan akan berkurangan
sebanyak 24 kali. Projek ini menganalisis algoritma Canny dan menterjemahkannya
kepada kod Matlab dan seterusnya pengatucaraan C untuk dilaksankan oleh pemproses
NiosII. Rekabentuk perkakasan kemudiannya dilaksanakan menggunakan Field
Programmable Gate Array (FPGA) dan analisa masa untuk setiap langkah diukur.
Berdasarkan keputusan daripada analisa masa, co-design peringkat akhir dicadangkan.
Imej ouput daripada pemprosesan merupakan imej binari yang sekurang-kurangnya
24 kali lebih kecil daripada imej asal. Untuk sampel imej 24 bit dengan resolusi
98×183 dan 50MHz frekuensi operasi , jumlah elemen logik bagi rekabentuk akhir
meningkat kepada 4 kali ganda berbanding dengan rekabentuk yang menggunakan
perisian sahaja. Walau bagaimanapun, masa pemprosesan rekabentuk akhir adalah
19 kali lebih cepat berbanding menggunakan perisian. Rekabentuk perkakasan akhir
untuk projek ini dilaksanakan dengan menggunankan papan Altera CycloneII FPGA.
